Die über den Videoplayer bereitgestellten Untertitel wurden automatisiert durch den Speech to Text
Dienst Open AI Whisper generiert. Diese können deshalb Fehler enthalten und sind nicht immer 100%
akkurat.
Beschreibung
Kapitel
Vorlesungsaufzeichnungen 22.04.2021 03:32 1.502 Einleitung Einleitung, Aufbau, Überblick 22.04.2021 20:40 677 Standardschaltkreise Entwurf eines Zählers, Test der Zählfunktion, Zustandsregister, Leiterplattenentwurf 22.04.2021 29:13 480 Große Übung 1 Logik und Signalverläufe 22.04.2021 23:09 323 VHDL + FPGA Einfache Gatterschaltung, Zähler und Ampelsteuerung, Simulation 22.04.2021 12:39 504 Große Übung Installation von ghdl und gtkwave 22.04.2021 52:40 287 Einführung in VHDL Hallo Welt, Signale, Datentypen, imperative Modelle, ereignisgesteuerte Simulation 22.04.2021 09:15 184 Strukturbeschreibung Schnittstellen, Instanziierung und Verbinden von Teilschaltungen, Testrahmen 22.04.2021 23:12 177 Laufzeittoleranz Glitches, Simulation von Zeittoleranzen, Laufzeitanalyse 22.04.2021 44:57 203 Speicher Latches, Register, Verarbeitung + Abtastung, Register-Transfer-Funktionen, adressierbare Speicher 22.04.2021 01:06:00 259 Große Übung 2 Rechnerübung mit dem Simulator ghdl 22.04.2021 55:53 159 Synthese Verarbeitungsfunktionen, Register-Transfer-Funktionen, typische Beschreibungsfehler, Constraints 22.04.2021 32:59 262 Große Übung 3 Signaldarstellung, Signalverläufe, Strukturbeschreibung 22.04.2021 23:46 117 Asynchrone Eingabe Abtastung, Initialisierung, Entprellen, asynchrone Schnittstellen mit und ohne Übertragung des Sendertaktes 22.04.2021 01:13:00 190 Schaltungsoptimierung Energieverbrauch, Schaltungsumformung, KV-Diagramm, Verfahren von Quine und McCluskey, reduziertes geordnetes binäres Entscheidungsdiagramm (ROBDD) 22.04.2021 42:30 133 Rechenwerke Addierer, Subtrahierer, Zähler etc. Multiplizierer, Komparatoren, Block-Shifter 22.04.2021 38:59 231 Große Übung 4 Zeittoleranzen, Abtastprozess, Register-Transfer-Funktion, Synthese 22.04.2021 55:02 182 Automaten Entwurf mit KV-Diagrammen, Beschreibung in VHDL, Redundante Zustände, Spezifikation und Entwurf 22.04.2021 26:40 180 Große Übung 5 Signalflussplan, Zwischenabtastung, Asynchrone Übertragung 22.04.2021 01:04:00 100 Operationsabläufe Serielle Schnittstelle, Serieller Addierer, Dividierer 22.04.2021 20:50 143 Große Übung 6 Register, Sythesefähige Prozesse 22.04.2021 47:40 92 Gatterentwurf MOS-Transistoren als Schalter, FCMOS-Gatter, Deaktivierbare Treiber, Transfergatter und Multiplexer, Geometrischer Entwurf 22.04.2021 20:51 54 Signalverzögerung Inverter, Logikgatter, Puffer 22.04.2021 51:18 211 Große Übung 7 Schaltungsumformung, KV, Quine/McCluskey, OBDD 22.04.2021 32:05 61 Latches und Register Speicherzellen, Latches, Register, Taktversorgung 22.04.2021 40:09 48 Blockspeicher SRAM, Mehrport- und Assoziativspeicher, DRAM, Festwertspeicher 22.04.2021 48:43 200 Große Übung 8 Automaten 22.04.2021 11:09 56 Programmierbare Logikschaltkreise Programmierbare Logikschaltkreise 22.04.2021 05:54 45 Schaltungsentwurf mit FPGAs Schaltungsentwurf mit FPGAs 22.04.2021 37:16 38 CORDIC Algorithmus, Simulation des Algorithmus, Umstellung auf Festkommazahlen, Entwurf als Rechenwerk, Testrahmen 22.04.2021 48:52 141 Große Übung 9 FCMOS 22.04.2021 01:05:00 48 MiPro (Minimalprozessor) Funktion und Befehlssatz, Assembler und Disassembler, Prozessorzustand, Simulationsmodell, Testrahmen, Testbeispiele 22.04.2021 33:21 85 Große Übung 10 CMOS, Transfergatter, Register 22.04.2021 01:02:00 39 RISC-Prozessor Pipeline-Verarbeitung, Pipeline-Auslastung, Simulationsmodell, Testbeispiele 22.04.2021 56:06 563 Große Übung Klausur Rechnen einer Klausur
