Die über den Videoplayer bereitgestellten Untertitel wurden automatisiert durch den Speech to Text
Dienst Open AI Whisper generiert. Diese können deshalb Fehler enthalten und sind nicht immer 100%
akkurat.
Beschreibung
Kapitel
Vorlesungsaufzeichnungen 22.04.2021 03:32 1.168 Einleitung Einleitung, Aufbau, Überblick 22.04.2021 20:40 645 Standardschaltkreise Entwurf eines Zählers, Test der Zählfunktion, Zustandsregister, Leiterplattenentwurf 22.04.2021 29:13 442 Große Übung 1 Logik und Signalverläufe 22.04.2021 23:09 313 VHDL + FPGA Einfache Gatterschaltung, Zähler und Ampelsteuerung, Simulation 22.04.2021 12:39 439 Große Übung Installation von ghdl und gtkwave 22.04.2021 52:40 268 Einführung in VHDL Hallo Welt, Signale, Datentypen, imperative Modelle, ereignisgesteuerte Simulation 22.04.2021 09:15 178 Strukturbeschreibung Schnittstellen, Instanziierung und Verbinden von Teilschaltungen, Testrahmen 22.04.2021 23:12 169 Laufzeittoleranz Glitches, Simulation von Zeittoleranzen, Laufzeitanalyse 22.04.2021 44:57 188 Speicher Latches, Register, Verarbeitung + Abtastung, Register-Transfer-Funktionen, adressierbare Speicher 22.04.2021 01:06:00 234 Große Übung 2 Rechnerübung mit dem Simulator ghdl 22.04.2021 55:53 140 Synthese Verarbeitungsfunktionen, Register-Transfer-Funktionen, typische Beschreibungsfehler, Constraints 22.04.2021 32:59 231 Große Übung 3 Signaldarstellung, Signalverläufe, Strukturbeschreibung 22.04.2021 23:46 108 Asynchrone Eingabe Abtastung, Initialisierung, Entprellen, asynchrone Schnittstellen mit und ohne Übertragung des Sendertaktes 22.04.2021 01:13:00 176 Schaltungsoptimierung Energieverbrauch, Schaltungsumformung, KV-Diagramm, Verfahren von Quine und McCluskey, reduziertes geordnetes binäres Entscheidungsdiagramm (ROBDD) 22.04.2021 42:30 126 Rechenwerke Addierer, Subtrahierer, Zähler etc. Multiplizierer, Komparatoren, Block-Shifter 22.04.2021 38:59 182 Große Übung 4 Zeittoleranzen, Abtastprozess, Register-Transfer-Funktion, Synthese 22.04.2021 55:02 170 Automaten Entwurf mit KV-Diagrammen, Beschreibung in VHDL, Redundante Zustände, Spezifikation und Entwurf 22.04.2021 26:40 150 Große Übung 5 Signalflussplan, Zwischenabtastung, Asynchrone Übertragung 22.04.2021 01:04:00 98 Operationsabläufe Serielle Schnittstelle, Serieller Addierer, Dividierer 22.04.2021 20:50 110 Große Übung 6 Register, Sythesefähige Prozesse 22.04.2021 47:40 89 Gatterentwurf MOS-Transistoren als Schalter, FCMOS-Gatter, Deaktivierbare Treiber, Transfergatter und Multiplexer, Geometrischer Entwurf 22.04.2021 20:51 53 Signalverzögerung Inverter, Logikgatter, Puffer 22.04.2021 51:18 158 Große Übung 7 Schaltungsumformung, KV, Quine/McCluskey, OBDD 22.04.2021 32:05 59 Latches und Register Speicherzellen, Latches, Register, Taktversorgung 22.04.2021 40:09 46 Blockspeicher SRAM, Mehrport- und Assoziativspeicher, DRAM, Festwertspeicher 22.04.2021 48:43 153 Große Übung 8 Automaten 22.04.2021 11:09 54 Programmierbare Logikschaltkreise Programmierbare Logikschaltkreise 22.04.2021 05:54 41 Schaltungsentwurf mit FPGAs Schaltungsentwurf mit FPGAs 22.04.2021 37:16 36 CORDIC Algorithmus, Simulation des Algorithmus, Umstellung auf Festkommazahlen, Entwurf als Rechenwerk, Testrahmen 22.04.2021 48:52 117 Große Übung 9 FCMOS 22.04.2021 01:05:00 47 MiPro (Minimalprozessor) Funktion und Befehlssatz, Assembler und Disassembler, Prozessorzustand, Simulationsmodell, Testrahmen, Testbeispiele 22.04.2021 33:21 71 Große Übung 10 CMOS, Transfergatter, Register 22.04.2021 01:02:00 37 RISC-Prozessor Pipeline-Verarbeitung, Pipeline-Auslastung, Simulationsmodell, Testbeispiele 22.04.2021 56:06 403 Große Übung Klausur Rechnen einer Klausur
