Die über den Videoplayer bereitgestellten Untertitel wurden automatisiert durch den Speech to Text
Dienst Open AI Whisper generiert. Diese können deshalb Fehler enthalten und sind nicht immer 100%
akkurat.
Beschreibung
Kapitel
Vorlesungsaufzeichnungen 20.04.2020 04:40 746 Einleitung Vorstellung, Aufbau, Überblick 20.04.2020 20:40 470 Standardschaltkreise Entwurf eines Zählers, Test der Zählfunktion, Zustandsregister, Leiterplattenentwurf 20.04.2020 29:13 284 Große Übung 1 Logik und Signalverläufe 27.04.2020 23:09 213 VHDL + FPGA Einfache Gatterschaltung, Zähler und Ampelsteuerung, Simulation 28.04.2020 12:42 170 Große Übung Installation von GHDL und GTKWave 30.04.2020 52:45 165 Einführung in VHDL Hallo Welt, Signale, Datentypen, imperative Modelle, ereignisgesteuerte Simulation 30.04.2020 09:15 84 Strukturbeschreibung Schnittstellen, Instanziierung und Verbinden von Teilschaltungen, Testrahmen 05.05.2020 23:12 106 Laufzeittoleranz Glitches, Simulation von Zeittoleranzen, Laufzeitanalyse 06.05.2020 44:57 106 Speicher Latches, Register, Verarbeitung + Abtastung, Register-Transfer-Funktionen, adressierbare Speicher 07.05.2020 01:07:00 114 Große Übung 2 Rechnerübung mit dem Simulator ghdl 13.05.2020 55:53 88 Synthese Verarbeitungsfunktionen, Register-Transfer-Funktionen, typische Beschreibungsfehler, Constraints 13.05.2020 32:59 99 Große Übung 3 Signaldarstellung, Signalverläufe, Strukturbeschreibung 19.05.2020 23:46 74 Asynchrone Eingabe Abtastung, Initialisierung, Entprellen, asynchrone Schnittstellen mit und ohne Übertragung des Sendertaktes 20.05.2020 01:13:00 114 Schaltungsoptimierung Energieverbrauch, Schaltungsumformung, KV-Diagramm, Verfahren von Quine und McCluskey, reduziertes geordnetes binäres Entscheidungsdiagramm (ROBDD) 25.05.2020 42:30 82 Rechenwerke Addierer, Subtrahierer, Zähler etc. Multiplizierer, Komparatoren, Block-Shifter 25.05.2020 38:59 90 Große Übung 4 Zeittoleranzen, Abtastprozess, Register-Transfer-Funktion, Synthese 02.06.2020 55:02 106 Automaten Entwurf mit KV-Diagrammen, Beschreibung in VHDL, Redundante Zustände, Spezifikation und Entwurf 08.06.2020 26:40 60 Große Übung 5 Signalflussplan, Zwischenabtastung, Asynchrone Übertragung 17.06.2020 01:04:00 68 Operationsabläufe Serielle Schnittstelle, Serieller Addierer, Dividierer 17.06.2020 20:50 50 Große Übung 6 Register, Sythesefähige Prozesse 24.06.2020 47:40 74 Gatterentwurf MOS-Transistoren als Schalter, FCMOS-Gatter, Deaktivierbare Treiber, Transfergatter und Multiplexer, Geometrischer Entwurf 24.06.2020 20:51 41 Signalverzögerung Inverter, Logikgatter, Puffer 24.06.2020 51:18 57 Große Übung 7 Schaltungsumformung, KV, Quine/McCluskey, OBDD 01.07.2020 32:05 32 Latches und Register Speicherzellen, Latches, Register, Taktversorgung 01.07.2020 40:09 29 Blockspeicher SRAM, Mehrport- und Assoziativspeicher, DRAM, Festwertspeicher 02.07.2020 48:43 55 Große Übung 8 Automaten 02.07.2020 11:09 27 Programmierbare Logikschaltkreise Programmierbare Logikschaltkreise 02.07.2020 05:54 31 Schaltungsentwurf mit FPGAs Schaltungsentwurf mit FPGAs 08.07.2020 37:16 29 CORDIC Algorithmus, Simulation des Algorithmus, Umstellung auf Festkommazahlen, Entwurf als Rechenwerk, Testrahmen 08.07.2020 48:52 43 Große Übung 9 FCMOS 15.07.2020 01:05:00 35 MiPro Funktion und Befehlssatz, Assembler und Disassembler, Prozessorzustand, Simulationsmodell, Testrahmen, Testbeispiele 15.07.2020 33:21 32 Große Übung 10 CMOS, Transfergatter, Register 22.07.2020 01:02:00 39 RISC-Prozessor Pipeline-Verarbeitung, Pipeline-Auslastung, Simulationsmodell, Testbeispiele 22.07.2020 56:06 171 Große Übung Klausur Rechnen der Klausur vom Vorjahr
