Beschreibung
Kapitel
Beschreibung
Die Vorlesung besteht aus den drei Teilen A, B und C. In Teil A sollen die Studierenden die Grundlagen der Rechnerarchitektur kennenlernen. In Teil B ist das Lernziel die Peripherieeinheiten eines Prozessors. In Teil C lernen die Studierenden die Architektur von RISC-Rechnern mit Schwerpunkt auf Verfahren zur Beschleunigung der Befehlsausführung.
4.2015
Vorlesungsaufzeichnungen 29.09.2016 01:31:19 2.463 Vorlesung 1: Übersicht zu den Prozessorfamilien, Grundlagen der Rechnerorganisation 29.09.2016 01:31:44 953 Vorlesung 2: Grundlagen der Rechnerorganisation 29.09.2016 01:32:11 673 Vorlesung 3 : Grundlagen der Rechnerorganisation Rechenwerke, Registerspeicher, Zähler 29.09.2016 01:31:59 570 Vorlesung 4: Grundlagen der Rechnerorganisation Moore Automatik, Speicher, Bussysteme, Peripherie 29.09.2016 01:31:47 439 Vorlesung 5: Grundlagen der Rechnerorganisation Fesplatten, von Neumann Maschine, Steuereinheiten 29.09.2016 01:02:27 319 Vorlesung 6: Grundlagen der Rechnerorganisation Embedded Controller, DMA (Direct Mermory Access), Eigener I/O Adressraum, Polling, Interrupts 29.09.2016 47:59 272 Vorlesung 7: Grundlagen der Rechnerorganisation, Die Zentraleinheit (CPU) 29.09.2016 54:57 315 Vorlesung 8: Die Zentraleinheit (CPU) 29.09.2016 01:33:47 306 Vorlesung 9: Cisc Prozessoren, Caches Orhogonaler Befelssatz, CISC-Prozessoren, Register/Speicher Architektur, Caches 29.09.2016 01:23:36 233 Vorlesung 10: Caches, Virtueller Hauptspeicher und Speicherverwaltung 29.09.2016 01:30:24 187 Vorlesung 11: Virtueller Hauptspeicher und Speicherverwaltung, Risc Prozessoren 29.09.2016 01:29:55 224 Vorlesung 12: Beschleunigung der Befehlsausführung bei RISC-Prozessoren Pipelining: Pipeline-Prinzip, Mit und ohne Pipelining, Raum-Zeitdiagramm für den Durchlauf eines Befehls, Vergleich ohne/mit Pipelining, Maße bei einer Pipeline, Speedup (Beschleunigung), Arithmethisches-, Phasen- und Befehls-Pipelining, Superpipelining, Vorteil von Superpipelining, Nachteil von Superpipelining, Blasenfreie Pipeline, Steuerflusskonflikte; Sprungvorhersage (Branch Prediction): Branch Unit, Branch Target Cache (Sprungzielspeicher), Aufgabenverteilung Sprungvorhersage/Sprungzielvorhersage, Vorteil von Sprungvorhersage + Sprungzielvorhersage, Nachteil von Sprungvorhersage + Sprungzielvorhersage, Maximale Beschleunigung der Befehlsausführung 29.09.2016 01:31:25 166 Vorlesung 13: Beschleunigung der Befehlsausführung bei RISC-Prozessoren Branch Target Cache, Sprungzielvorhersage, Statische Vorhersage, Prepare to branch, Assume Backward Branches as taken, Dynamische Vorhersage, Branch History Table. Pattern History Table, Verbesserte adaptive Sprungvorhersage, Mehrfache Sprungzielvorhersage, Beispiel Pentium 2, G-Shove Mode, Agrees Mode, Prädikatierung 29.09.2016 01:28:21 136 Vorlesung 14: Beschleunigung der Befehlsausführung bei RISC-Prozessoren, Grenzen der Beschleunigung im Falle von Pipelining, Hinausschieben der Grenzen durch Scoreboarding und Tomasulo Prädikatierung, Grenzen der Beschleunigung im Falle von Pipelining, Ressourcenkonflikt, Datenflusskonflikt, Write-After-Read Konflikt, Write-After-Write Konflikt, Hinausschieben der Pipelinegrenzen durch Scoreboarding und Tomasulo, Scoreboarding, Tomasolu 29.09.2016 38:43 114 Vorlesung 15: Hinausschieben der Pipeline-Grenzen durch Scoreboarding und Tomasulo Tomasulo Register
