VIDEO-SERVER

Grundlagen der Digitaltechnik

von Dr. Carsten Giesemann

Beschreibung

4.2021

Vorlesungsaufzeichnungen

Autoplay
22.04.202103:32143
Einleitung
Einleitung, Aufbau, Überblick
22.04.202120:40128
Standardschaltkreise
Entwurf eines Zählers, Test der Zählfunktion, Zustandsregister, Leiterplattenentwurf
22.04.202129:1392
Große Übung 1
Logik und Signalverläufe
22.04.202123:0967
VHDL + FPGA
Einfache Gatterschaltung, Zähler und Ampelsteuerung, Simulation
22.04.202112:3986
Große Übung
Installation von ghdl und gtkwave
22.04.202152:4062
Einführung in VHDL
Hallo Welt, Signale, Datentypen, imperative Modelle, ereignisgesteuerte Simulation
22.04.202109:1546
Strukturbeschreibung
Schnittstellen, Instanziierung und Verbinden von Teilschaltungen, Testrahmen
22.04.202123:1237
Laufzeittoleranz
Glitches, Simulation von Zeittoleranzen, Laufzeitanalyse
22.04.202144:5739
Speicher
Latches, Register, Verarbeitung + Abtastung, Register-Transfer-Funktionen, adressierbare Speicher
22.04.202101:06:0059
Große Übung 2
Rechnerübung mit dem Simulator ghdl
22.04.202155:5337
Synthese
Verarbeitungsfunktionen, Register-Transfer-Funktionen, typische Beschreibungsfehler, Constraints
22.04.202132:5953
Große Übung 3
Signaldarstellung, Signalverläufe, Strukturbeschreibung
22.04.202123:4638
Asynchrone Eingabe
Abtastung, Initialisierung, Entprellen, asynchrone Schnittstellen mit und ohne Übertragung des Sendertaktes
22.04.202101:13:0043
Schaltungsoptimierung
Energieverbrauch, Schaltungsumformung, KV-Diagramm, Verfahren von Quine und McCluskey, reduziertes geordnetes binäres Entscheidungsdiagramm (ROBDD)
22.04.202142:3039
Rechenwerke
Addierer, Subtrahierer, Zähler etc. Multiplizierer, Komparatoren, Block-Shifter
22.04.202138:5943
Große Übung 4
Zeittoleranzen, Abtastprozess, Register-Transfer-Funktion, Synthese
22.04.202155:0250
Automaten
Entwurf mit KV-Diagrammen, Beschreibung in VHDL, Redundante Zustände, Spezifikation und Entwurf
22.04.202126:4037
Große Übung 5
Signalflussplan, Zwischenabtastung, Asynchrone Übertragung
22.04.202101:04:0036
Operationsabläufe
Serielle Schnittstelle, Serieller Addierer, Dividierer
22.04.202120:5025
Große Übung 6
Register, Sythesefähige Prozesse
22.04.202147:4022
Gatterentwurf
MOS-Transistoren als Schalter, FCMOS-Gatter, Deaktivierbare Treiber, Transfergatter und Multiplexer, Geometrischer Entwurf
22.04.202120:5118
Signalverzögerung
Inverter, Logikgatter, Puffer
22.04.202151:1822
Große Übung 7
Schaltungsumformung, KV, Quine/McCluskey, OBDD
22.04.202132:0512
Latches und Register
Speicherzellen, Latches, Register, Taktversorgung
22.04.202140:0916
Blockspeicher
SRAM, Mehrport- und Assoziativspeicher, DRAM, Festwertspeicher
22.04.202148:4326
Große Übung 8
Automaten
22.04.202111:0912
Programmierbare Logikschaltkreise
Programmierbare Logikschaltkreise
22.04.202105:5413
Schaltungsentwurf mit FPGAs
Schaltungsentwurf mit FPGAs
22.04.202137:1612
CORDIC
Algorithmus, Simulation des Algorithmus, Umstellung auf Festkommazahlen, Entwurf als Rechenwerk, Testrahmen
22.04.202148:5220
Große Übung 9
FCMOS
22.04.202101:05:0010
MiPro (Minimalprozessor)
Funktion und Befehlssatz, Assembler und Disassembler, Prozessorzustand, Simulationsmodell, Testrahmen, Testbeispiele
22.04.202133:219
Große Übung 10
CMOS, Transfergatter, Register
22.04.202101:02:007
RISC-Prozessor
Pipeline-Verarbeitung, Pipeline-Auslastung, Simulationsmodell, Testbeispiele
22.04.202156:0619
Große Übung Klausur
Rechnen einer Klausur